.RU

Конспект п о курсу «Организация ЭВМ и систем»




Конспект

по курсу

«Организация ЭВМ и систем»

Структурная организация ЭВМ

Довгий П.С.


  1. Структурная организация ЭВМ.

Упрощенная (каноническая) структура компьютера. Основные устройства компьютера и их характеристика.



По линиям управления от ЦП к остальным устройствам компьютера передаются управляющие сигналы. С помощью этих сигналов инициируются соответствующие действия. В свою очередь от устройства компьютера к ЦП по этим линиям передаются сигналы о состоянии устройств (сигналы о готовности устройств к обмену).

Во многих учебниках и монографиях подобная структура носит название структуры неймановской ЭВМ.

В классификации структур ЭВМ по их топологии подобная структура относится к классу структур с топологией звезда:

ПУ – периферийное устройство


Основные устройства компьютера, которыми являются ЦП и ОП, образуют так называемую центральную часть ЭВМ – ядро ЭВМ. Связь между ядром ЭВМ и её периферийной частью реализуется на основе аппаратных интерфейсов.

^ Основное устройство компьютеров – ЦП (CPU) выполняет двойную функцию: с одной стороны ЦП является обрабатывающим устройством, т.к. выполняет функции по обработке данных в соответствии с заданной программой; с другой стороны ЦП является управляющим устройством, в связи с тем, что на него возлагаются функции: во-первых, по управлению программой, во-вторых, по управлению остальными устройствами ЭВМ.

Управление периферийными устройствами со стороны ЦП, как правило, сводится к обеспечению реакции на запросы ПУ и к организации обмена между ПУ и ядром ЭВМ. Основными устройствами (блоками) ЦП являются, во-первых, АЛУ (ALU), во-вторых, устройство управления (CU).

АЛУ реализует функцию ЦУ по обработке и предназначено для выполнения арифметических и логических операций над целыми числами, логическими значениями и символьными данными. В некоторых современных моделях компьютеров это устройство называется IU для того, чтобы подчеркнуть основной тип обрабатываемых данных.

Функцией устройства управления (УУ) является выработка сигналов управления, с помощью которых осуществляется выполнение элементарных операций в АЛУ или периферийных устройствах, которые называются микрооперациями.

УУ, во-первых, обеспечивает выполнение команд программы, реализуя выборку команд из памяти, их декодирование, формирование адресов операндов и их выборку из памяти, настройку АЛУ на выполнение заданной операции и запись результата операции в память. С другой стороны УУ реализует функции по управлению взаимодействия периферийных устройств ЭВМ с его ядром, обеспечивая реакцию на запросы ПУ по организации обмена между ними и памятью (ОП). Для обеспечения быстрой реакции на запросы ПУ в ЦП используется система, представляющая собой комплекс аппаратных и программных средств.

^ Аппаратные средства системы прерываний в ПК реализуется с помощью специализированных микросхем PIC, а программные - обработчиками прерываний, входящими в состав операционной системы (ОС).

Кроме АЛУ и УУ в состав ЦП входит внутренняя регистровая память. Регистры ЦП обычно разделяют на программно-доступные и программно-недоступные.

Программно-доступные обычно рассматриваются как программная модель процессора. Например, в базовой модели процессора Intel 8086 – 14 16-разрядных


регистров, из них 8-РОН, 4-сегментных, FR – флаговый регистр и IP-указатель команд. Типичными примерами программно-недоступных регистров могут служить:

Последние два регистра входят в состав интерфейса и служат для обмена между ЦП и ОП.


Основными характеристиками ЦП являются:

1. ^ Тактовая частота в некотором смысле характеризует быстродействие ЦП. Быстродействие оценивается числом операций в секунду. Величина обратная тактовой частоте представляет собой длительность одного такта процессора τ = 1/f.

Для RISC процессоров тактовую частоту можно отождествить с пиковой (предельной) производительностью при условии, что в процессоре отсутствуют средства суперскалярной обработки. Это утверждение базируется на свойстве RISC архитектуры: выполнение подавляющего большинства машинных команд за 1 такт процессора. Таким образом, тактовая частота 1ГГц для RISC процессора без средств суперскалярной обработки соответствует производительности 1000 MIPS (Million Instruction Per Second).

В простейшем смысле под суперскалярной обработкой понимается возможность выполнения ЦП более одной машинной команды в каждом такте. Суперскалярность обеспечивается способностью обрабатывающих устройств в ЦП функционировать параллельно, обеспечивая тем самым возможность схода с конвейера команд в каждом такте более одной готовой команды.

Простейшим способом реализации суперскалярной обработки является использование двух параллельных конвейеров команд как, например, в процессоре Intel Pentium.

Все современные универсальные процессоры имеют средства суперскалярной обработки, с учетом этого для преобразования тактовой частоты в производительность в MIPS`ах необходимо ее умножить на коэффициент суперскалярности, определяющий среднее число машинных команд завершающихся в каждом такте процессора.

При оценке пиковой производительности ЦП и в принципе всего компьютера в целом кроме MIPS используется также MFLOPS (Million Floating Point Operation Per Second) и его производные GFLOPS и TFLOPS. Именно оценка производительности во FLOPS`ах является основанием для формирования рейтинга TOP 500 самых высокопроизводительных вычислительных систем.


2. Разрядность CPU определяется максимальной разрядностью обрабатываемых в АЛУ данных. Современные модели высокопроизводительных процессоров являются 64-х разрядными. Из процессоров фирмы Intel к таким относится Itanium.

3. В принципе существует 2 подхода к оценке мощности системы команд. В первом из них мощность определяется количеством уникальных мнемоник на Assembler`е. При втором подходе мощность оценивается числом разнообразных машинных кодов команд с учетом различных кодов команд и режимов адресации. Для примера мощность системы команд базовой модели Intel по числу мнемоник имеет значение 113, а по числу разнообразных машинных кодов ~3800. В дальнейшем будем использовать первый подход к оценке мощности. Именно по этой характеристике осуществляется деление процессоров и соответственно компьютеров на 2 класса: CISC и RISC.

Мощность системы команд в современных CISC процессорах составляет ~350-450, а RISC процессорах ~100-150.

Для примера рассмотрим состав системы команд процессора Pentium IV:

  1. Команды CPU:

В сумме команд CPU ~180

  1. FPU (~100)

  2. MMX (~60)

  3. XMM (SSE 2) (~100)


~440



    1. Основная память.

Основной функцией памяти является хранение информации и обеспечение селективного доступа к ней. Основная память представляет собой в основном память типа RAM (Random Access Memory – с произвольным доступом).

Произвольность доступа означает, что время обращения к любой ячейке памяти по заданному адресу инвариантно к этому адресу. Память типа RAM является энергозависимой.

Для сохранения наиболее важной информации часть адресного пространства ОП реализуется в виде ROM (Read Only Memory – постоянная память).

Память ROM с возможностью перезаписи называется PROM (Programming ROM – полупостоянная память).

Для современной реализации ОП типичным свойством является байтная адресация. Это означает, что адресация информации (команд, данных) размещенной в ОП производится на уровне байт.

Для адресации единицы информации содержащей несколько байт (например, слов или двойных слов) адрес этой единицы задается адресом младшего байта (меньшим из адресов байт, составляющих эту единицу). Для адресации байт внутри единиц может быть принят один из двух принципов, которые в англоязычной литературе именуются Big Endian и Little Endian.

Использование принципа Big Endian предполагает, что байт с большей значимостью располагается в слове по меньшему адресу.

Пример:

Число (-8)10 в формате WORD

1

1

1

1

1

1

1

1

1

1

1

1

1

0

0

0

15 14 0

(FFF8)

ОП

FFF...


В процессорах фирмы Intel используется принцип Little Endian.

BIG (LITTLE) В свою очередь Big Endian используется в больших

компьютерах (Main Frame, IBM 360,Motorola).

A+1 F8 (FF)

A FF (F8)


000...


При адресации единиц информации фиксированной длины (слова, двойного слова и т.д.) адрес этой единицы задается наименьшим адресом байта (адресом крайнего левого байта). Для адресации элементов информации переменной длины, например строк, как правило, используется задание адреса граничного байта (левого или правого) а также длины этой строки.

В базовой модели процессора Intel реализована аппаратная поддержка структуры данных типа строки, при этом по умолчанию начальный адрес строки задается в регистре SI для строки источника и в регистре DI для строки приемника. Количество элементов строки по умолчанию задается в регистре СХ (регистре счетчика). Направление обработки строки задается флагом DF: слева - направо (от меньших адресов к большим DF=0), справа - налево (от больших адресов к меньшим DF=1). Элементами строк могут быть байты или слова. Длина элемента определяется крайним правым битом кода операции обозначенным W.

0-Byte

W=

1-Word


В мнемонике строковых команд длина элемента задается суффиксом мнемоники (B и W).

В базовую систему команд включено 5 строковых команд:

MOVS – пересылка строки;

LODS – пересылка строки из памяти в аккумулятор;

STOS – пересылка строки из АК в память;

CMPS – сравнение строк;

SCAS – сканирование строки;

В более старших моделях (начиная с Intel 80186) строковые команды расширились на INS и OUTS (ввод/вывод строки) (поддержка блочных пересылок).

Сами по себе строковые команды выполняют соответствующие действия только с одним элементом строки. Для обработки всех элементов строки (или их части) строковая команда снабжается предшествующим ей префиксом повторения REP или его модификациями.

Еще одним важным принципом размещения единиц информации фиксированной длины в ОП является соблюдение целочисленной границы. Реализация этого принципа позволяет уменьшить число обращений к памяти.

Сам по себе этот принцип гласит:

Адрес единицы информации, содержащей 2k байт, должен быть кратен 2k.


Фактическая проверка соблюдения целочисленной границы для единицы информации из 2k байт сводится к проверке k младших разрядов адреса на равенство 0.

Принцип целочисленной границы нашел реализацию во многих моделях компьютеров. Применительно к процессорам Intel проверка соблюдения целочисленной границы реализована, начиная с модели Intel i486. Эта проверка осуществляется при соблюдении следующих условий:

  1. бит AM (Alignment Mask) в управляющем регистре СМО;

  2. установлен флаг AF в регистре EFLAGS;

  3. процессор осуществляет выборку или запись данных, но не команд на самом нижнем (прикладном) уровне привилегий PL=3 (Privilege Level).

Защита по уровням привилегий (кольцом защиты) является одной из составных частей общего механизма защиты.

Старшие модели процессоров Intel поддерживают 4 уровня привилегий на уровне сегментов: PL0- наивысший (уровень ядра ОС), PL3 – уровень прикладных программ- низший и два уровня U/S (user/supervisor) для страниц.

При соблюдении всех условий проверки целочисленной границы обнаружение факта ее нарушений приводит к прерыванию соответствующего типа.


      1. ^ Основные характеристики основной памяти.




  1. Объем или емкость.

В последнее время к единицам измерения емкости памяти применяется модифицированное наименование в виде добавки к основным приставкам: Kilo, Mega, Giga, Tera, Peta, Exa слова Binary.

Предлагается также использовать новые единицы измерения Kib, Mib и т.п., именующиеся Кибибайт, Мебибайт, для того чтобы отличать кило, мега от степени 2.

  1. Время доступа.

  2. Удельная стоимость.

Определяется стоимостью хранения 1-го бита.

  1. Длина слова памяти или ширина выборки.

Совпадает с разрядностью шины данных.


Разрядность шин адреса и данных для Intel 80x86 Pentium

модель

ША

ШД

М/Р

Vфап max

8086

20

16

Μ

220 байт, 1 Miбайт

80286

24

16

P

16 Miбайт

80386

32

32

P

4 Giбайт

Pentium (в 1993 г.)

32

64

P

4 Giбайт

Pentium Pro (P6)

36

64

P

64 Giбайт


Признак мультиплексируемости (или разделимости ША/ШД) – Μ/P.

При использовании мультиплексированной (М) шины А/Д (адреса/данных) по одним и тем же линиям (проводам шины) передаются как адреса, так и данные, с разделением передач по времени.

Vфап max – максимальный объем физического адресного пространства. Определяется разрядностью шины адреса (ША).


      1. ^ Рассмотрение основной памяти.

Принципы организации взаимодействия между ЦП и ОП.

В современных моделях персональных компьютеров связь между ЦП и ОП организуется по системной шине, которая включает в себя ША, ШД, ШУ (шина управления).

В ПК на базе последних моделей Pentium системная шина разделена на 2 независимые шины:

Подобное разделение системной шины принято называть архитектурой DIB (Duo Independence Bus).

Посредником в организации взаимодействия между ЦП и ОП является контроллер (устройство управления ОП).

Для организации управления основной памятью со стороны ЦП используется интерфейсные сигналы управления для инициирования соответствующих операций в ОП:

Кроме приведенных обозначений в различной литературе используется также:

Обозначение операций с памятью LOAD/STORE часто используется в системах команд процессоров для обозначения соответствующих команд обмена с памятью.

В системе команд процессоров Intel команды с похожей мнемоникой LODS/STOS используется в отношении данных типа строка.

Для обмена с памятью данными целого типа используется универсальная команда MOV (пересылка), в которой в качестве источника (src) или/и приемника (dst) могут быть заданы следующие пары:

В состав ЦП обычно входят 2 интерфейсных регистра для организации обмена с памятью (регистр адреса – MAR (Memory Address Register) и регистр данных – MDR (Memory Data Register)).

Как правило, эти регистры являются программно-недоступными.


      1. ^ Элементная база ОП.

В качестве таковой в современных компьютерах используется сверхбольшие интегральные схемы (СБИС) на основе CMOS технологий (комплементарная МОП технология).

В качестве элементарной ячейки элементов памяти используется элемент типа ^ DRAM – Dynamic RAM.

Основу элементов DRAM составляют один транзистор и конденсатор. Наличие заряда на конденсаторе соответствует хранению 1, отсутствие- 0.

Вследствие способности конденсатора к разрядке, содержимое динамической памяти требует постоянной перезаписи (Refresh).

Средний интервал между двумя последовательными перезарядками составляет 8-64 мксек.

Альтернативой динамических элементов памяти DRAM являются статические элементы ^ SRAM (Static RAM), основу которых составляет статический триггер, создаваемый на 4-х или 6-ти транзисторах.

Если сравнивать элементы SRAM и DRAM по основным характеристикам, то можно утверждать следующее:

  1. элементы DRAM значительно дешевле;

  2. элементы SRAM значительно более скоростные;

  3. элементы DRAM характеризуются большей простотой и соответственно гораздо большей плотностью упаковки на кристалле.

Областью применения элементов DRAM в современных компьютерах является основная память, в то время как на элементах SRAM реализуется кэш-память.


      1. ^ Основные принципы иерархической организации памяти.

Требования к памяти со стороны пользователя являются противоречивыми, что в принципе и является предпосылкой построения памяти компьютера по многоуровневой (иерархической) схеме.

Иерархический подход к организации памяти компьютера означает, что память представляет собой совокупность запоминающих устройств, отличающихся как своими основными характеристиками, так и принципами действия. В простейшем случае иерархичная структура памяти рассматривает состояние из четырех уровней (уровни нумеруются по степени и близости к ЦП):

  1. Регистровая память ЦП(CPU).

  2. Кэш-память.

  3. Основная память.

  4. Внешняя память на жестких магнитных дисках.

Дополнение к упрощенной схеме уровней:

        1. Кэш-память сама является многоуровневой (три, и даже четыре уровня).

        2. Ниже уровня четвертого может использоваться дополнительно архивная память на сменных носителях.

        3. Промежуточный уровень между третьим и четвертым в виде дискового кэша.

От верхнего уровня к нижнему емкость возрастает, время доступа увеличивается (быстродействие уменьшается), удельная стоимость уменьшается.

Иерархичный подход к организации памяти можно рассмотреть как разумный компромисс к обеспечению противоречивых требований со стороны пользователей к основным характеристикам памяти.



    1. Периферийные (внешние) устройства компьютера.

Номенклатура этих устройств весьма разнообразна и включает в себя три вида устройств:

  1. Внешние запоминающие устройства.

  2. Устройства ввода.

  3. Устройства вывода.


Внешние запоминающие устройства образуют внешнюю память компьютера, основным назначением этих устройств является долговременное хранение большого объема программ, данных и другой информации, необходимой для обеспечения функционирования в течение длительного времени. Во внешней памяти хранится практически все программное обеспечение компьютера.

Отличительными особенностями внешней памяти по сравнению с основной памятью являются:

Основные устройства (ВЗУ) в составе ВП:




      1. Основные принципы организации обмена между ядром и ПУ.

Организация обмена возлагается на так называемую систему ввода/вывода (IOS). Система ввода/вывода (СВВ) представляет собой комплекс аппаратных и программных средств.

Аппаратные средства СВВ:

Программные средства СВВ:


Под вводом данных обычно понимается их передача из ПУ в основную память. Под выводом данных – передача данных из ОП в ПУ.


      1. Основные способы организации ввода/вывода.

  1. Программно-управляемый ввод-вывод (В/В) (PIO).

Иногда разделяют на синхронный и асинхронный.

  1. В/В по прерыванию

  2. В/В в режиме DMA (прямой доступ к памяти).

При использовании первых двух способов все управления В/В организует ЦП. При этом регистры ЦП обычно являются промежуточным звеном при пересылке данных между ОП и ПУ. При использовании третьего способа организацию обмена осуществляет контроллер DMA без участия ЦП. По завершению операции обмена контроллер DMA информирует об этом ЦП через систему прерываний.

Как правило, контроллеры ПУ включает в свой состав:

для доступа к ним со стороны ЦП.


      1. Аппаратная поддержка системы ввода/вывода процессора Intel 80x86, Pentium. Уровень системы команд.

В базовой системе команд есть две команды IN и OUT, с помощью которых реализован обмен между регистром-аккумулятором ЦП AX(AL) и адресуемым портом ввода/вывода. Использование специальных команд В/В предполагает наличие раздельного адресного пространства памяти и В/В. Фактически один и тот же адрес может быть использован и как адрес ячейки памяти и как адрес порта В/В. В командах IN/OUT используется два способа адресации портов В/В:

  1. прямая (адресация порта задается во втором порте команды);

  2. неявная (машинный код команды занимает 1 байт и состоит из единственно кода операции, а адрес порта находится в регистре DX (данных)).

В некоторых монографиях второй способ адресации портов называется косвенным. Использование косвенной адресации существенно расширяет объем адресного пространства В/В для однобайтных портов В/В до 0 – 216 -1=65535, для двухбайтных - до 0 – 215-1=32767, для четырехбайтных - до 0 – 214-1 = 16383. При адресации портов В/В используется принцип целочисленной границы. В расширенной системе команд, начиная с Intel 80186, используется дополнительно две команды INS/OUTS, с помощью которых обеспечивается блочный В/В при использование префикса REP или его модификации.



      1. ^ Аппаратная поддержка на уровне управляющих или осведомительных сигналов.

__

  1. M/IO (выходной) – Memory/Input-Output – с помощью этого сигнала разделяются обращение к памяти (высокий уровень) и к портам В/В (низкий уровень), с помощью этого сигнала реализуется поддержка раздельных адресных пространств памяти и В/В.

  2. RDY (входной) – ReaDY – сигнал готовности адресованного устройства к взаимодействию с ЦП. Наличие активного уровня этого сигнала на входе ЦП означает, что адресуемое ВУ выставило данные на шину при вводе или восприняло данные с шины при выводе.

  3. INTR (входной) – INTerrupt request - запрос прерывания. Как правило, этот вход ЦП связан с выходом INT программируемого контроллера прерывания (PIC) в свою очередь к PIC подключаются запросы прерываний от подключаемых к компьютеру ВУ. PIC выдает соответствующий сигнал процессору при наличии хотя бы одного незамаскированного запроса прерываний на его входах. PIC имеет внутренние схемы маскирования (разрешения или запрещения) для запросов прерываний от ВУ, поступающих на его вход.

ЦП реагирует на активный уровень входного сигнала INTR по завершению выполнения каждой машинной команды и при условии, что внешние прерывания не замаскированы по этому выходу. (IF=1 - разрешение прерывания).

_____

  1. INTA (выходной) – INTerrupt Acknowledgment – процессор выставляет активный уровень этого сигнала, если после завершения очередной машинной команды, он обнаружил незамаскированный сигнал на своем входе INTR. При получении сигнала INTA PIC выставляет на шину данных (ее младший бит) код (тип) прерывания, идентифицирующий наиболее приоритетный источник запросов. В свою очередь ЦП приняв идентификатор (тип прерывания) модифицирует его в адрес вектора прерываний, который однозначно определяет начальный адрес программы обработчика этого прерывания. Надчеркивание над сигналом INTA означает, что его активным уровнем является низкий. (В более современной литературе INTA#).

  2. HOLD (входной) – запрос захвата шины от внешней подсистемы (ВУ или контроллера DMA).

  3. HLDA (выходной) – HoLD Acknowledgment – подтверждение захвата шины. Этот сигнал выдается ЦП в ответ на сигнал HOLD, после перевода мультиплексируемой шины адреса данных и некоторых управляющих сигналов в Z – состояние (высокоимпедансное). ЦП пребывает в состоянии отключения от шины до момента перевода входного сигнала HOLD в пассивный (нижний) уровень. Во время захвата шины, как правило, для организации обмена с ВУ в режиме DMA ЦП может продолжать выполнение команд, используя для этого буфер команд и внутренние регистры для выборки операндов в базовой модели, а также внутрикристальную кэш-память для старших моделей.

В старших моделях ЦП практически все сигналы базовой модели в том или ином виде присутствуют, исключение составляет сигнал подтверждения прерывания INTA, что компенсируется инициированием специального цикла шины, называемого подтверждением прерывания в ответ на получение незамаскированного запроса по входу INTR.

Реализация цикла подтверждения прерывания сводится к передаче по шине данных от PIC к ЦП типа (кода) прерывания.


    1. ^ Общие представления об аппаратных интерфейсах.

Понятие интерфейса.

В дальнейшем под интерфейсом будем понимать аппаратный интерфейс.

В литературе существует достаточно большое число определений интерфейса. В общем плане под интерфейсом принято понимать способ сопряжения и взаимодействия между несколькими объектами и субъектами.

В отношении ЭВМ принято рассматривать множество понятий интерфейсов, например, аппаратный, программный, пользовательский и т.д.

В обобщенном плане под аппаратным интерфейсом принято понимать совокупность линий и шин электрических схем и алгоритмов, предназначенную для осуществления обмена информацией между устройствами.

Аппаратные интерфейсы, используемые в ЭВМ, как правило, обладают свойством унифицируемости, подчиняются определенным стандартам.

Унификация затрагивает следующие моменты:

Многие авторы отождествляют понятие интерфейса и шины, кроме того, неоднозначность термина тоже имеет место и в отношении шин различных типов. Так, например системная шина достаточно часто называется главной шиной, шиной процессора, шиной памяти и т.п.

В определение интерфейса не вписываются так называемые беспроводные интерфейсы.

Основные виды линий (шин) входящие в состав интерфейсов:

Общее число линий в современных интерфейсах составляет ~150-200.


2.3.1. Уровни представления интерфейсов.

  1. логический: определяет состав, наименование и предназначение линий (шин), а также порядок передачи информации (сигналов) по этим линиям (протокол обмена, который обычно представляется в виде временных диаграмм).

  2. физический: определяет параметры сигналов (электрических, оптических), переданных по линиям интерфейсов;

  3. конструктивный: определяет физическую реализацию шин интерфейсов (печатные проводники, витая пара, коаксиальный кабель), а также виды разъемов и распределения линий интерфейсов по контактам разъемов.

^ 2.3.2. Классификация интерфейсов.

  1. По способу соединения компонент:

    • магистральный;

    • радиальный;

    • цепочный;

    • комбинированный (смешанный).

С помощью цепочного интерфейса обычно реализуются линии разрешения прерывания, которые проходят последовательно через ряд подключенных к ним ВУ. Сигнал разрешения, проходя последовательно через подключенные к интерфейсу ВУ, может быть заблокирован первым из ВУ на этой линии, которая предварительно послала запрос прерывания.

Реализация цепочного интерфейса предоставляет преимущество в обслуживании (приоритет) тем устройствам, которые находятся ближе по электрической связи к источнику сигнала разрешения. Этим источником, как правило, является арбитр – специализированный блок, входящий в состав ЦП. Как правило, линии цепочного интерфейса объединяются с линиями магистрального интерфейса, образуя комбинированный.

  1. По способу передачи информации:

  1. По принципу обмена:

  1. По режиму передачи информации:

  1. По функциональному назначению:

^ 2.3.3. Основные характеристики интерфейсов.

  1. Пропускная способность. Определяется максимальным количеством бит (чаще байт), передаваемых по интерфейсу за единицу времени (за 1 сек.).

  2. Информационная ширина. Определяется числом бит (реже байт), переданных по линиям интерфейса параллельно (разрядность шины данных).

  3. Максимальное возможное удаление устройств подключенных к устройству.




  1. ^ Эволюция структурной организации компьютеров.

Для ЭВМ I-го и II-го поколения, как правило, использовалась так называемая структура с непосредственными связями, характеризующим признаком этой структурной организации являлось наличие отдельных шин (интерфейсов) для каждого из ВУ с ядром ЭВМ (процессором и ОП).

По мере развития ЭВМ и усовершенствования парка внешних устройств (ВУ), существенным оказалась необходимость разгрузки ЦП от рутинных операций по вводу/выводу. В связи с этим в середине 60-х была анонсирована структурная организация ЭВМ с каналами ввода/вывода.

Подобную структуру называют также иерархической, так как организация ввода/вывода в ней реализована по иерархической схеме: ЦП КВВ ВУ.

В свое время подобная структура являлась типичной для больших универсальных ЭВМ, основные из которых являлись разработками фирмы IBM 360/370/390. немного позднее в 90-е годы ЭВМ подобного типа получили название Main Frame.



    1. Упрощенная структура ЭВМ с каналами ввода/вывода.




В структуре с каналами ввода/вывода используется несколько видов интерфейсов:

  1. Интерфейс ОП – обеспечивает связь между основной памятью и центральным процессором с одной стороны, а также каналами ввода/вывода с другой стороны. Информационная ширина этого интерфейса определяется длиной слова ОП (шириной выборки из ОП). Для различных моделей ЭВМ IBM 360/370/390 типичными значениями ширины выборки являлись 16/32/64 бита.

  2. Интерфейс ввода/вывода – предназначен для организации обмена между каналами ввода/вывода и ВУ, подключенного к ним. Посредником в организации этого обмена со стороны ВУ является устройство управления (контроллер ВУ).

  3. Интерфейс внешних (периферийных) устройств.

  4. Интерфейс ЦП – КВВ – по этому интерфейсу передача данных не осуществляется. По нему от ЦП к КВВ передаются управляющие сигналы, а в обратном направлении – осведомительные сигналы (сигналы о состоянии КВВ и ВУ, подключенных к нему).

Интерфейс ввода/вывода является стандартизованным, в свою очередь интерфейсы ОП и внешних устройств являются специализированными. Интерфейс ОП является моделезависимым, то есть его характеристики изменяются от модели к модели. Интерфейсы периферийных устройств являются разнообразными в зависимости от вида подключения по ним ВУ.



    1. ^ Организация обмена (ввода/вывода) в ЭВМ

с иерархической структурой.

Ввод/вывод, реализованный в этой структуре, принято называть канальным В/В. Он основан на использовании в структуре ЭВМ специальных процессоров, ориентированных на операции В/В. Эти процессоры обычно называются каналами В/В.

Канальный В/В является программно-управляемым, т.е. реализуются специальные программы, которые носят название канальной программы. Они для организации обмена с ВУ различных типов хранятся в ОП и выполняются каналами В/В. В связи с тем, что канал В/В является процессором, правда специализированным, управление порядком следования команд канальной программы осуществляется с помощью своеобразного счетчика команд.



    1. Основные функции каналов ввода/вывода.

  1. Функции по установлению связи между ВУ и ОП

    1. прием и декодирование команд В/В от ЦП;

    2. инициирование канальной программы при получении команды SIO (Start Input/Output) от ЦП;

    3. проверка состояния ВУ, участвующего в обмене, и передача в ЦП информации о его готовности или неготовности к обмену.

  2. Функции, связанные с непосредственной передачей данных между ВУ и ОП:

  1. последовательная выборка команд конкретной программы из ОП, их декодирование и выполнение;

  2. обеспечение приема, передачи, контроля и промежуточного хранения данных при обмене между ОП и ВУ;

  3. формирование текущих адресов ОП, по которым записываются или считываются передаваемые данные;

  4. согласование форматов данных передающихся по интерфейсу. В/В с форматом интерфейса ОП. (Как правило, ширина интерфейса В/В меньше ширины интерфейса ОП, в связи с чем возникает необходимость упаковки/распаковки данных при передаче.);

  5. подсчет числа передаваемых байт данных с целью определения момента завершения передачи блока данных;

  6. выработка последовательности синхронизирующих управляющих сигналов в соответствии со стандартом интерфейса В/В;

  7. анализ особых ситуаций ВУ во время обмена (ошибка четности передаваемых данных, сбой устройства) и информирование ЦП об этих ситуациях (с помощью запроса прерывания).

  1. Функции, связанные с завершением обмена и разрешением логической связи между ВУ и ОП:

    1. определение момента завершения, т.е. окончания выполнения программы;

    2. передача в ЦП сигнала прерывания о завершении обмена.


Участие ЦП в организации канального ввода/вывода сводится к выполнению следующих функций:

  1. инициирование операции В/В (реализуется командой SIO);

  2. проверка состояния канала В/В (ВУ подключается к нему (реализуется специальной программой TCH – Test CHanel или TIO – Test I/O));

  3. остановка операции В/В (реализуется специальной программой HIO – Halt I/O), возможно для инициализации более приоритетной операции в канале В/В.

Перечисленные выше команды В/В являются привилегированными, т.е. могут выполняться только программами операционных систем, при этом процессор должен находиться в состоянии супервизора (одно из альтернативных состояний T/S – Task/Supervisor).


    1. Классификация каналов ввода/вывода.

По режиму функционирования КВВ разделяются на два вида:

Селекторный канал функционирует в монопольном режиме, обеспечивает работу с единственным ВУ из множества подключенных к нему.

Мультиплексный канал обеспечивает параллельную работу с несколькими ВУ в течение некоторого интервала времени, при этом мультиплексный канал переключается с обслуживания одного ВУ на обслуживание другого ВУ, причем это переключение выполняется достаточно быстро, настолько, что обеспечивает возможность параллельного обслуживания нескольких ВУ.

Взаимодействие мультиплексного канала с одним из конкретных ВУ называется сеансом связи с ВУ. В зависимости от порций данных, передаваемых через канал за один сеанс связи мультиплексные каналы разделяются на два вида:

Часть ресурсов мультиплексного канала, использующаяся отдельным ВУ, называется подканалом. В каждом подканале используется область памяти (канала), в которой хранится информация о текущем состоянии обмена с данным ВУ.

Переключение мультиплексности канала с одного ВУ на другой сопровождается сохранением информации в памяти подканала для текущего ВУ и выборкой информации из памяти подканала для следующего ВУ.

Каналы В/В, используемые в современных компьютерах типа Mainframe, являются универсальными и позволяют производить переключение на один из трех режимов.

Байт-мультиплексный режим используется для обмена с ВУ с байтным характером передачи данных (например, с клавиатурой), а блок-мультиплексный режим для обмена с ВУ с блочным характером передачи (магнитный диск).



    1. ^ Сравнение канального ввода/вывода с Programmable I/O.

Так как канал В/В осуществляет организацию обмена с ВУ по собственной программе, то КВВ следует считать программно управляемым, однако, в отличие от PIO программу,

связанную с обменом, выполняет не ЦП, а специализированной процессор – КВВ.


    1. ^ Сравнение с DMA.

Многие специалисты сопоставляют (как синонимы) канальный В/В и DMA. Аналогия между ними состоит в том, что оба этих способа организации В/В реализуются практически без участия ЦП. Так же как и для DMA КВВ требует некоторого участия ЦП лишь на этапе инициализации В/В, при этом из ЦП в КВВ передается начальный адрес программы в памяти, а также при особых ситуациях в работе канала или ВУ. Существенным отличием КВВ от DMA является программная реализация первого и чисто аппаратная второго.


  1. ^ Магистральная структура компьютера

Такая структура является типичной для мини- и микро- ЭВМ, в том числе и персональных компьютеров 70-80 гг. XX века.

В качестве примеров реализации единого интерфейса можно привести следующие:




    1. Обобщенная структура компьютера с общей шиной.




Основные особенности:

  1. Для связи между любыми компонентами используются одни и те же линии интерфейса (ША, ШД, ШУ и т.п.), а также сигналы, управляющие передачей. Этот факт в значительной степени упрощает организации связи между устройством и обеспечивает простоту наращивания структуры путем подключения дополнительных устройств.

  2. Использование единого интерфейса предполагает, что в любой момент времени по нему может быть организован обмен только между двумя устройствами, одно из которых является ведущим, а другое исполнительным, ведомым. Ведущим устройством не может быть ОП. Подобная структура является источником конфликтов между различными активными устройствами, требующими практически одновременного взаимодействия с шиной для передачи данных. Компьютеры с подобной структурой не предполагают значительного наращивания числа устройств. Подобная структура для увеличения производительности требует введения дополнительных шин для разгрузки основной.

  3. В компьютерах с общей шиной могут быть реализованы различные способы организации В/В, такие как PIO, В/В по прерыванию, а также В/В в режиме DMA.


В структуре с общей шиной могут быть реализованы оба подхода (в рамках конкретной модели – один из них) к адресации ВУ (также портов В/В):

  1. использование раздельного адресного пространства для памяти и портов В/В;

  2. использование единого адресного пространства.

Первый способ адресации является типичным для ПК, второй типичным для PIC.

Использовании единого адресного пространства для памяти и портов В/В предполагает единообразие операций обмена с памятью и ВУ. Это означает, что в системе команд компьютеров, предполагающих использование единого адресного пространства, отсутствуют специальные команды В/В (типа IN и OUT). Это означает, что В/В, т.е. пересылка данных из регистра процессора в регистр контроллера ВУ и в обратном направлении реализуются той же универсальной командой (типа MOVE), как и обмен между процессором и памятью.



    1. ^ Усовершенствования структуры с единым интерфейсом.


Вследствие наличия существенного недостатка у одноименной структуры компьютера в 80-е годы прошлого столетия в различных моделях компьютера была реализована модификация этой структуры, сначала структура с двумя видами шин, далее структура с тремя видами шин и наконец - многошинная структура компьютера, используемая в современных компьютерах. В структуре с двумя видами шин производится дополнение общей шины (системная шина) дополнительными шинами В/В. Примерами шин (интерфейсов) В/В могут служить:

Дальнейшее развитие структуры привело к использованию дополнительного вида шины, называемой шиной расширения. Шина расширения является промежуточным звеном между шиной процессор-память (основной шиной) и шиной В/В. Примером шины (интерфейса расширения) может служить PCI (Peripheral Component Interconnect).



    1. Пример многошинной структуры ПК на базе первых моделей процессора Pentium(середина-конец 90-х гг.).




DIB – Dual Independent Bus – двойная независимая шина:

NB – North Bridge

SB – South Bridge

USB – Universal Serial Bus – универсальная последовательная шина;

ISA – Industrial Standart Architecture

По мнению М.Гука мост представляет собой аппаратное средство для соединения шин (разнородных или однородных), мосты входят в состав чипсетов системных плат. Мосты являются программируемыми устройствами. При программировании задается диапазон

адресов пространств памяти и В/В, отведенных устройствам, соединяемым мостом шин. Если адрес целого устройства текущей транзакции на одной шине (стороне моста) относится к шине противоположной стороны, мост перенаправляет транзакцию на

соответствующую шину и выполняет действие по согласованию протоколов шин. Таким образом, совокупность мостов выполняет маршрутизацию транзакций по связанным шинам.

По Гуку: чипсет – набор специализированных интегральных схем, при соединении которых формируется функциональный блок компьютера.

Чипсеты применяются в системных платах, графических контроллерах и других устройствах, функции которых нельзя реализовать в одной микросхеме.

В данной структуре используется 7 видов интерфейсов (шин), из которых 5 (ISA, PCI, IDE, SCSI, USB) являются стандартными и 2 (FSB, BSB) – моделезависимыми (нестандартными).



    1. ^ Основные характеристики и особенности

в стандартных интерфейсах ПК.


      1. ISA/EISA.

Является разработкой фирмы IBM, как развитие более ранних интерфейсов Microbus, Multibus применительно к ПК IBM PC.

Первоначальная версия ISA включала восьмиразрядную шину данных (ШД) и 20-ти разрядную шину адреса (ША), т.е. предназначалась для ПК на базе процессора Intel 8088. Дальнейшее развитие было произведено в 1984 году в связи с появлением модели (ориентированной на модель) Intel 80286, в этом случае ШД 16-ти разрядная, а ША по сравнению с 86 была увеличена до 24 разрядов. Пропускная способность шины в зависимости от модификации составляет от 4 до 16 Мб/сек.

^ Основные недостатки шины ISA:


В связи с этими недостатками принятой фирмами и другими производителями ПК и ОП, шина не должна использоваться в ПК.яется со скоростью самого медленного уссогласно спецификации РС’99, принятой фирмами Intel, Microsoft и другими производителями ПК и ОП, шина ISA не должна использоваться в ПК.

Расширением шины ISA является EISA, которая имеет ШД и ША по 32 бита. EISA

является разработкой большой группы фирм, в которые входит в частности HP, Compac, NEC и т.д., как альтернатива шине MCA(Micro Chanel Architecture), разработанной фирмой в 1987 году.

Основное достоинство по сравнению с MCA – возможность подключения ранее разработанных для ISA контроллеров (адаптеров) ВУ. Тем не менее, MCA находит в настоящее время применение в мощных файл-серверах, где требуется высоконадежный и производительный В/В.


      1. PCI.

Представляет собой типичный пример шины расширения. Она была разработана фирмой Intel, которая, запатентовав шину, организовала промышленный консорциум PCI SIG, в который вошли все ведущие фирмы в 1990 г.

Занимает особое место в архитектуре ПК, являясь высокоскоростной шиной расширения, соединяет системную шину с шинами (интерфейсами) ВВ.

Именно шина PCI считают своеобразной “центральной шиной (экватором)” структуры ПК при определении наименования моста.

В принципе шина PCI разрабатывалась применительно к ПК на базе процессоров Pentium, однако, являясь независимой от процессора, она находит также применение в компьютерах компании SUN Micro system, в серверах на процессорах Alpha и Rower PC.

Используются две версии шины PCI с 32-х и 64-х разрядной шиной данных, 132/264 Мб/с с частой 33 МГц. Более поздние версии с частотой PCI 2.1 обеспечивают пропускную способность 528 Мб/с на частоте 66 МГц.

Шина PCI сейчас является самой высокоскоростной шиной расширения в ПК (не считая AGP – Accelerated Graphic Port), которая используется только для высокоскоростных графических мониторов.


      1. IDE (ATA). SCSI.

При использовании IDE основной контроллер диска встроен в чипсет (входит в состав южного моста), ответная часть контроллера размещена в самом устройстве (накопителе на жестком диске). К интерфейсам IDE можно подключать до четырех устройств.

По сравнению с интерфейсом SCSI, который требует отдельного контроллера. Скоростная возможность IDE мало уступает SCSI, однако IDE дисковода примерно в два раза дешевле. В связи с этим в большинстве случаев в ПК в качестве дискового интерфейса используется IDE. В свою очередь SCSI используется в серверах в качестве интерфейса высокоскоростных дисков, а также сканеров и стримеров (ленточных накопителей).

Различные версии IDE/ATA имеют существенно различающиеся пропускные способности. Одна из первых версий интерфейса 1986 года имела пропускную способность 4 Мб/с. Последняя версия ATA/ATAPI-4 (PI – Package Interface) имеет пропускную способность 66 – 100 Мб/с.

Разработка SCSI – 1986 г., интерфейс стандартизован ANSI – American National Standarts Institute. Используются две основные версии: Narrow (ШД – 8 б.) и Wide (ШД – 16 б.). Более современная версия 32 бита, определена стандартом, однако, обладает высокой стоимостью, из-за чего практически не используется.

Интерфейс использует последовательное (шлейфное) подключение устройств в количестве до 8 или 16, в зависимости от версии. Максимальное удаление до 25 метров.

Одним из устройств, подключенных к шине SCSI, является SCSI-контроллер (хост-адаптер), обеспечивающий связь с шиной SCSI с шиной расширения или системной шины. С учетом этого фактическое число подключаемых к SCSI внешних устройств равно 7 или 15 в зависимости от модификации.

^ Сравнение интерфейсов IDE/ATA и SCSI:

Достоинства SCSI:

  1. большее число подключаемых ВУ по сравнению с IDE (в IDE до четырех);

  2. возможность большого удаления подключения устройств до 25 метров (для IDE не более 0,5 метров);

  3. возможность параллельной работы всех устройств, подключенных к интерфейсу (для IDE может быть активным только одно устройство).

Недостатки SCSI:

Высокая стоимость, в частности дорогие кабели, примерно в 2 раза дороже, чем у IDE.


      1. USB.

Является промышленным стандартом расширения архитектуры ПК, ориентированным на интеграцию с телефонией и устройствами бытовой электроники. Шина разработана рядом компьютерных и коммерческих компаний, в число которых входят Intel, Microsoft, HP, Philips в 1996 г.

^ Основными целями разработки USB являлись:

  1. Возможность “горячего” подключения (без выключения ПК) различных внешних (находящихся вне корпуса) устройств с низким и средним трафиком (скоростью обмена). К ним относятся: мышь, модем, принтер, клавиатура, джойстик, сканер, цифровая камера, звуковые колонки, цифровой телефон, флэш-память и другие. Шина USB является полным воплощением концепции PnP.




  1. Замена коммуникационных портов, для которых характерны более низкие скорости и отсутствие “горячего” подключения.

  2. Сокращение общей длины кабелей при подключении ВУ. Каждое USB-устройство может содержать разъем для последовательного подключения в цепочку других устройств. Более того, одно USB-устройство можно сделать концентратором (хабом), к которому можно подключить несколько других устройств.

Шина USB позволяет организовать многоуровневое каскадирование подключенных устройств и обеспечивает логическую топологию “дерево”, вершиной которой является корневой хаб (хост-контроллер).

В иерархии USB шин и устройств имеется единственный управляющий блок в виде хост-контроллера, который подключен к одной из шин расширения компьютера (обычно к PCI). Контроллер USB входит в состав южного моста и является двух портовым. К каждому порту может быть подключены ВУ или промежуточный хаб при этом допускается до пяти уровней подключения ВУ к хост-контроллеру через промежуточные хабы. Общее число подключаемых устройств к USB может достигать 127.

        1. Характеристики USB.

Версия USB 1.0 имеет два режима передачи: низкоскоростной, пропускная способность составляет 1,5 Мбит/с и полноскоростной, с пропускной способностью 12 Мбит/с.

Версия USB 2.0 в высокоскоростном режиме передачи обеспечивает пропускную способность 480 Мбит/с, что существенно расширяет класс устройств, подключаемых к шине.

Программная поддержка в виде драйвера шины вошла в состав ОС Windows 98, что являлось переломным моментом в истории шин.

        1. ^ Физическая реализация шины.

Последовательная шина USB по своей организации существенно отличается от параллельных шин (интерфейсов), в ней нет отдельных линий для данных, адреса управления. Все протокольные функции связаны с обменом по шине, выполняются с помощью одной пары сигнальных проводов путем пересылки определенным образом организованных цепочек байт, называемых пакетами.

Кабель USB состоит всего из четырех проводов. Два из них предназначены для передачи питающего напряжения. Физическая реализация кабеля USB - экранированная витая пара с длиной сегмента до 5 метров для полной скорости передачи или


неэкранированная невитая пара с длиной сегмента до 3-х метров для низкой скорости передачи.

Линии питания в USB обеспечивают подачу питающего напряжения на устройства, подключенные к ней, и не требует для этих устройств дополнительного источника питания. Передача данных по соответствующим линиям USB осуществляется в полудуплексном режиме.



    1. ^ Функции мостов.

Северный мост иначе называется системным контроллером (TSC). Северный мост как системный контроллер выполняет функции по взаимодействию и обмену между устройствами, подключенными к нему: ЦП, ОП, внешняя кэш память L2 и шина PCI.

SB называется контроллером шин и выполняет следующие системные функции:

  1. организация моста между шинами PCI и ISA с согласованием частот синхронизации;

  2. реализация высокопроизводительного (обычно двух канального) дискового интерфейса IDE/ATA;

  3. реализация стандартных для ПК средств для В/В: два контроллера прерывания PIC, два контроллера доступа к памяти DMAC, трехканальный счетчик таймера, логика немаскируемого прерывания NMI;

  4. коммутация запросов прерывания от устройств на шинах PCI и ISA, а также устройств на материнской плате на входы запросов контроллеров прерывания (PIC);

  5. коммутация каналов DMA;

  6. реализация моста с внутренней шиной X-bus используется традиционно в ПК для подключения контроллера клавиатуры, БИС энергонезависимой памяти с BIOS (Flash BIOS), часов реального времени;

  7. реализация контроллера интерфейса USB;

  8. поддержка системного мониторинга (управление SM Bus – System Monitoring Bus).




    1. Средства мониторинга. System Monitoring Bus.

Современные чипсеты включают в состав, как правило, встроенный модуль мониторинга. Реализация мониторинга производится путем непрерывного контроля значений, снимаемых с датчиков температуры (до 8 штук) и напряжения (до 8 штук) и сравнение их с пороговыми значениями. При выходе за пределы включается сигнализация.

Реализация расширенного мониторинга подразумевает использование обратных связей, в частности снижения частоты ЦП до нормализации температуры. Наиболее развитой является обратная связь от датчиков температуры к управлению вентиляторами (до 3 штук).



    1. Основные недостатки многошинной структуры ПК

на базе процессора Pentium.

  1. Использование для связей мостов NB и SB сравнительно низкоскоростной шины PCI.

  2. Использование морально устаревшей шины ISA в качестве дополнительной шины расширения для подключения некоторых низкоскоростных устройств.




    1. Упрощенная многошинная структура компьютера

на базе процессора Pentium 4.






      1. Основные особенности структуры

  1. Расширены функции мостов, в результате чего в рамках приведенной структуры они называются не мостами, а концентраторами (хаб). Для NB используется наименование GMCH – Graphics and Memory Controllers Hub – концентратор контроллеров графики и памяти. Для SB – ICH – Integrated Controllers Hub или Input/Output Controllers Hub – концентратор контроллеров В/В.

  2. Связь между хабами GMCH и ICH осуществляется не по стандартизованной шине PCI, как в предыдущей структуре, а по отдельной высокоскоростной специализированной шине (шина является закрытой).

  3. Отсутствует шина ISA, вместо нее введена шина LPC – Low Pin Count – малое число контактов, особенностью которой является отсутствие слотов (разъемов).

  4. Добавлены AHR-порты для подключения модемов и звуковых карт через интерфейс AC-Link. В соответствии со спецификацией AC’97 – Audio Codec фирмы Intel на архитектуру и параметры звуковых карт существует разделение модемов и звуковых карт на аналоговые и цифровые чипы. Это позволяет создавать дешевые модемы и звуковые карты, на которых присутствует только аналоговый чип. Цифровая обработка реализуется ЦП. Для таких звуковых карт разработан AMR-порт, что означает Audio Modem Riser. Интерфейс порта AC-Link встраивается в хаб, при этом реализуется поддержка шести портов (каналов) AMR.

  5. Использование специальной шины AGP для подключения монитора. AGP – Accelerated Graphics Port – ускоренный графический порт. Разработан фирмой Intel в 1997 году, является специализированным портом В/В для реализации высокопроизводительной графики.

AGP предназначен только для подключения видеоадаптера, позволяя ему использовать ОП и избавляя его от необходимости делить с другими устройствами шину PCI. На практике у современных видеоадаптеров имеется большой объем локальной видеопамяти, в результате чего поток данных циркулирует внутри видеоадаптера, слабо нагружая внешнюю шину, однако при построении 3D-изображения видеоадаптеру становится “тесно” в ограниченном объеме видеопамяти и его поток данных выходит на внешнюю шину, по составу сигналов напоминающую PCI. Чипсет системной платы через GMCH связывает AGP с ОП через системную шину FSB, не пересекаясь с “узким местом” в виде шины PCI. Ускоренность AGP обеспечивается специальными особенностями принципов ее функционирования:

  1. конвейеризация обращений к памяти;

  2. сдвоенная передача данных;

  3. демультиплексирование шин адреса и данных.

Максимальная пропускная способность шины в режиме счетверенной передачи составляет 1064 Мб/с. Реализация стандарта шины AGP потребовала существенного усложнения чипсета по сравнению с базовым вариантом подключения адаптера к шине PCI, но при этом существенно снизилась нагрузка на шину PCI.


konspekt-lekcij-po-speckursu-finansovo-pravovaya-otvetstvennost-v-sfere-nalogooblozheniya-nalogovaya-otvetstvennost.html
konspekt-lekcij-po-termodinamike-atmosferi-vvodnij-kurs-18-chasov.html
konspekt-lekcij-po-uchebnoj-discipline-teoreticheskie-osnovi-zashiti-okruzhayushej-sredi-ministerstvo-obrazovaniya-i-nauki-rossijskoj-federacii-stranica-4.html
konspekt-lekcij-po-uchebnoj-discipline-teoreticheskie-osnovi-zashiti-okruzhayushej-sredi-ministerstvo-obrazovaniya-i-nauki-rossijskoj-federacii.html
konspekt-lekcij-po-voenno-administrativnim-zakonam-professora-voenno-yuridicheskoj-akademii-stranica-7.html
konspekt-lekcij-prednaznachen-dlya-studentov-ekonomicheskih-specialnostej-aspirantov-prepodavatelej-prakticheskih-rabotnikov-vneshneekonomicheskoj-sferi.html
  • shkola.bystrickaya.ru/tvorcheskoe-nasledie-kd-ushinskogo.html
  • composition.bystrickaya.ru/planirovanie-na-predpriyatii-metodicheskoe-posobie-dlya-studentov-dnevnoj-zaochnoj-uskorennoj-form-obucheniya.html
  • exchangerate.bystrickaya.ru/king-b-b-stranica-3.html
  • zanyatie.bystrickaya.ru/samij-krupnij-moshennik-veka-lyudi-osoboj-sudbi.html
  • kolledzh.bystrickaya.ru/a-v-andreeva-stranica-4.html
  • desk.bystrickaya.ru/polukvadrat-i-polutorakvadrat-zdravstvujte-dami-i-gospoda.html
  • knowledge.bystrickaya.ru/metodicheskie-ukazaniya-k-prakticheskim-zanyatiyam-po-kursu-metodi-i-modeli-v-ekonomike.html
  • znanie.bystrickaya.ru/641-razryadi-s-sipuchego-materiala-pri-gravitacionnom-istechenii-a-g-ovcharenko-s-l-rasko-elektrostaticheskaya.html
  • turn.bystrickaya.ru/plan-konspekt-uroka-po-informatike-tema-uroka-poiskovie-informacionnie-sistemi.html
  • institute.bystrickaya.ru/federalnaya-programma-knigoizdaniya-rossii-redaktor-i-b-zorko-recenzenti-d-f-n-professor-e-l-dubko-d-f-n-professor-v-p-lyashenko.html
  • university.bystrickaya.ru/filosofiya-krug-ee-problem-v-obshestve.html
  • ekzamen.bystrickaya.ru/s-a-milavin-proektirovanie-rechnih-skorostnih-gruzovih.html
  • exchangerate.bystrickaya.ru/istorizm-hudozhestvennogo-teatra.html
  • occupation.bystrickaya.ru/ministerstvo-transporta-rossijskoj-federacii.html
  • ekzamen.bystrickaya.ru/severo-zapadnij-fo-energetiki-usilivayut-meri-bezopasnosti-na-obektah-regionsru-01092005.html
  • lesson.bystrickaya.ru/obespechenie-svobodi-sovesti-i-svobodi-veroispovedaniya-osuzhdennih.html
  • report.bystrickaya.ru/informacionnij-byulleten-tpp-rf-po-voprosam-malogo-predprinimatelstva-v-rossijskoj-federacii-za-yanvar-2011-goda-stranica-8.html
  • uchitel.bystrickaya.ru/psihicheskie-i-povedencheskie-rasstrojstva-vsledstvie-upotrebleniya-psihoaktivnih-veshestv-f1.html
  • knowledge.bystrickaya.ru/obichnie-glagoli-v-roli-modalnih-nemeckaya-grammatika-s-chelovecheskim-licom.html
  • studies.bystrickaya.ru/geroj-vremeni-v-romane-pushkina-evgenij-onegin.html
  • occupation.bystrickaya.ru/municipalnoe-obrazovanie-gorod-noyabrsk-administraciya-departament-obrazovaniya-prika-z.html
  • uchenik.bystrickaya.ru/astronomiya-kak-professiya.html
  • esse.bystrickaya.ru/proletarii-vseh-stran-soedinyajtes-stranica-52.html
  • literature.bystrickaya.ru/dinamika-vibora-puti-k-podkrepleniyu-po-mere-nasisheniya-krisi-kurs-fiziologii-funkcionalnih-sistem.html
  • laboratornaya.bystrickaya.ru/rasporyazheni-e-stranica-5.html
  • uchenik.bystrickaya.ru/etnokulturnij-paradoks-sovremennogo-obrazovaniya-stranica-16.html
  • shpargalka.bystrickaya.ru/uvelichenie-masshtaba-umenshenie-masshtaba-samouchitel-dayushij-poistine-umopomrachitelnie-vozmozhnosti-skritogo.html
  • klass.bystrickaya.ru/a-s-kruchinina-m-ajris-press-2005-512-s-il-vklejka-8-s-belaya-rossiya-tirazh-3000-ekz-isbn-5-8112-1411-pervoe-izdanie-1-t-stranica-2.html
  • znanie.bystrickaya.ru/analiz-sostoyaniya-i-effektivnosti-metodicheskoj-raboti-mou-nesterovskaya-sosh-za-2007-2008-uchebnij-god.html
  • turn.bystrickaya.ru/perechen-imushestva-predlagaemogo-k-peredache-iz-gosudarstvennoj-sobstvennosti-rostovskoj-oblasti-v-municipalnuyu-sobstvennost-myasnikovskogo-rajona-stranica-2.html
  • laboratornaya.bystrickaya.ru/put-k-bogatstvu-vimoshen-trupami-viktor-niderhoffer.html
  • writing.bystrickaya.ru/8-obespechenie-bezopasnosti-v-mdou-publichnij-doklad.html
  • uchit.bystrickaya.ru/teoriya-i-praktika-gruppovoj-psihoterapii-stranica-17.html
  • klass.bystrickaya.ru/bastauish-siniptarda-damita-oitu-tehnolgiyasin-oldanu-timdlg-bala-damuini-e-sharitau-sheg-bl-tl-men-ojdi-shiarmashilii.html
  • thesis.bystrickaya.ru/prikaz-nr-684-ot-04-sentyabrya-2009-chiinu-2009-standardi-po-russkomu-yaziku-russkij-yazik-i-literaturnoe-chtenie-dlya-uchashihsya-shkol-s-obucheniem-na-russkom-yazike.html
  • © bystrickaya.ru
    Мобильный рефератник - для мобильных людей.